bitstream的个人空间

bitstream： 请教9054的LCLK是怎么提供的？

我的板子上是用一个晶振提供9054的LCLK和FPGA的时钟，如果不对FPGA配置，时钟输出是好的，但是配置了FPGA后时钟输出就不行了（时钟电平很低），请问是不是因为晶振负载过大造成的？

2004-06-08 23:21 来自版块 - PLX PCI 开发板支持

bitstream： 咨询制板费。

请问制四层PCB板的价格是多少？开模费、板费、胶片费、金手指等等各需要多少钱？

2004-05-20 19:17 来自版块 - 板卡设计

bitstream： 请教9054的LBE[3:0]管脚？

9054的LBE[3:0]管脚怎么连接？（在32位数据线都用的时候）是不是都下拉？我怎么看到RDK里面的是上拉？请高手指点，谢谢！！

2004-05-09 13:05 来自版块 - 板卡设计

bitstream： 请教EP1K30中的nCS脚怎么连接。

EPC1的nCS接到CONG－DONE，那么EP1K30中的nCS脚怎么连接？谢谢！

2004-04-28 00:13 来自版块 - DSP & PLD &FPGA

bitstream： 请教PCI本地时钟。

在PCI采集卡中本地时钟一般采用多少M的晶振比较好，我RDK中看到时钟输出端还接了一个RC电路（R＝10K，C＝100P），这个是做什么用的？谢谢！

2004-04-27 23:45 来自版块 - 

bitstream： 关于9054的一些问题

pci采集卡的DMA方式中ADS＃、BLAST＃、BREQi、BREQo、BTERM＃、LHOLD、LHOLDA、LSERR＃是不是都接到FPGA上去？另外RDK中的0电阻是什么意思啊？9054中没有用到的地址线是不是都要下拉？请各位高手指点！谢谢！！！给分！

2004-04-27 23:14 来自版块 - 板卡设计