|
阅读：1359回复：4
送分求教VHDL语法问题
1，在PROCESS中如何实现计数？我想对地址计数，也就是访问到一定次数，输出一个信号。我现在的做法是定义一个信号，每次PROCESS实现自加一，到时候再判断，仿真发现不行。请问该怎么解决？
2，请问输出信号的初始值该怎么设置？比如我定义的OUTPUT低电平有效，但仿真开始的值总是低电平，然后才受控抬高，如果是定义成中断信号的话，这样会不会出现误中断？我该怎么解决这个问题呢？ 不胜感激！ |
|
|
沙发#
发布于：2003-02-26 18:42
你可以加入一个RESET信号，仿真开始的时候设置它为有效状态。
然后在VHDL代码中加入对OUTPUT 信号的处理，可以使它为三态或是0或1了。 |
|
|
板凳#
发布于：2003-02-26 17:56
谢谢，分数自然会给。第二个问题可以回答吗？
|
|
|
地板#
发布于：2003-02-26 16:50
在Process中，CLK作为敏感信号，用计数器方式即可
|
|
|
地下室#
发布于：2003-02-26 14:25
急切盼望高手相助！
|
|