always @ (posedge CLK or negedge RESET)
begin
    if(!RESET)
        //复位状态
    else
        //正常状态
end

谢谢chnh！

好像异步复位必须有外部reset的支持，
对于加电初始化这个好像解决不了

呵呵，当然也感谢斑竹

用不着想得那么复杂，刚上电时，所有寄存器均为0。再不然，你自己可以在FPGA内部整一个复位信号，用计数器整：
moudle resmod(clk, reset);
input clk;
output reset;
reg[2:0] counter; //刚上电时为0

always@(posedge clk) begin
   counter = (counter ==3\'b111)? (counter+1):counter;
   reset   = (counter ==3\'b111)?1:0; 低电平复位
end

 

Initiate 等这些语句是编写testbench.v的时候用来做激励信号的，只有modelsim可以认识它，用maxplusii 是不能综合这些语句的