请大虾们看看我这个方案

9054（C模式）和LOCAL端CPU通过共享RAM（容量为256K，初步决定用SRAM，因为这么大的双口RAM一定需要很多的银子，为实验室节省开支嘛）共享数据，通过9054的LHOLD、LHOLDA和LOCAL端CPU的BRQ、BGNT来进行总线仲裁，不知9054的数据线、地址线和LOCAL端CPU的数据线、地址线可否直接连到SRAM的地址和数据线上？看到一块板子上9054和LOCAL端CPU的地址数据都经过了FPGA才连到SRAM的地址数据线上的。我现在不想用那么大的FPGA（太贵了），只想用一个小点的CPLD。

当然不可以了，SDRAM的控制时序还是挺复杂的。FPGA也不是挺贵，兄弟告诉你一个型号Xilinx 的XC2S200只有200元不到，可以吧（20万门）满足你的需要。将SDRAM的控制时序放里面就OK了，哈哈，我前年做过一块类似的板子。 :) :)

C方式那里来的BRQ、BGNT？？？？看看Datasheet。哈哈

如果是一般的异步SRAM完全可以.如果是同步SRAM,就要看具体的时序复杂程度了.

ZAB:
我用的是9052，不知道对您是否有参考价值。
C模式下LOCALBUS与SRAM或DRAM都不能直连，到目前我还没找到一种可以和905XLOCALBUS时序吻合的存储器片子。时序最简单的异步SRAM，至少也需要几个74系列的东东组合出读写所需要的与每个数据对应的单脉冲。

完全可以，只要做好仲裁，兼顾一下读写时序，用小的cpld完全没问题。