|
阅读：1279回复：5
谁用过IDT72V36（FIFO）
数据手册上好像要求同步读写时RCLK和WCLK之间
必须有大于9ns的延迟，不知有什么影响 另外,是不是TQPF封装的芯片不支持异步读写 请指教！ |
|
|
|
沙发#
发布于：2002-07-29 08:32
延迟是不必要的,关于同步fifo的使用有很多问题需要考虑,延迟的作用只不过是保证控制信号的准确性.这在高速系统设计中往往是不可接受的.
是否支持异步读写和封装没有关系,你可以去找一下异步的fifo.idt的系列是比较全的 |
|
|
|
板凳#
发布于：2002-07-29 09:09
延迟的作用只不过是保证控制信号的准确性.这在高速系统设计中往往是不可接受的.
----------------------------------------------- 不知斑竹这句话是什么意思，要延迟还是不要延迟 要的话会增加设计复杂性 不要的话fifo空信号不能及时有效怎么办（可能会晚一个时钟周期） |
|
|
|
地板#
发布于：2002-07-29 09:22
高速系统中一般不使用延迟,一般依靠其他的逻辑实现FIFO的控制.低速的可以考虑延迟.
fifo的使用是要仔细考虑的,fifo本身提供的控制信号未必是可以使用的. |
|
|
|
地下室#
发布于：2002-07-29 09:44
呵呵，斑竹越说我越糊涂了
1）如果不按DataBook中所说对RCLK和WCLK之间进行延时， 还有其他的方法达到同样效果吗 2）fifo空信号若不使用芯片本身提供的，难道我自己还要 编一个fifo计数逻辑不成？ 不要吓我啊 |
|
|
|
5楼#
发布于：2002-07-29 10:06
确实有可能如此,很多高速系统实际上就是这样做的.
|
|
|