请用过PCI9054的大虾支招啊！谢谢！

PCI9054主模式DMA单向从local bus读取数据写入host memory。local bus端接的是IDT72V3660的同步FIFO，看9054DATABOOK看糊涂了，请教几个问题？
1。设计时我这样考虑：PCI9054用ADS#接FIFO的REN#，通知FIFO现在PCI9054想读数据了，FIFO的HF#（半满）接PCI9054的READY#，通知PCI可以读取数据了，这样的一个传输逻辑可以吗？那么一个读取周期怎么控制呢，什么时候PCI9054才能发出另外一个读取周期，让ADS#变为低电平呢？我弄不明白PCI9054如何控制local bus端如何一个读取周期一个读取周期工作的了？
2。9054与FIFO连接时需不需要加CPLD或者FPGA进行逻辑和时序控制啊？是不是这两者之间已经有足够的控制信号进行控制了？
3.FIFO空EF#接入9054的WAIT#，当空时让9054插入等待周期，这样考虑可以吗？

考虑几个问题
1.FIFO两侧的时钟是不是频率相位精确一致的.
2.数据结构是否允许一定要在fifo里保留一定量的数据,而不能将fifo读空.

1.你的接发显然是不行的，ADS#有效期为1个时钟周期，而猝发式传输时REN#需要在每个数据传输周期都有效；不应该把FIFO和9054的信号线直接相连，而应使用可编程逻辑严密控制两者的交互
2.如上
3.9054读数据时的WAIT#信号是用于输出的，而不是输入；EF#应该和BTERM#相关联才对

建议详细分析一下9054时序和IDT72V3660时序