|
阅读：1286回复：9
高手指教请问CPLD的时钟信号对其内部的异步操作有没有什么影响 另外，如果我想在一块CPLD上接两个50M的时钟信号（有相位差），分别作为其内部不同模块同步操作的参考时钟，是否可行 感觉有点旋，请帮忙澄清，谢谢！ |
|
|
|
沙发#
发布于：2002-07-30 08:48
1.没有
2.可行 |
|
|
|
板凳#
发布于：2002-07-30 09:54
若使用max7300A系列，是不是一定要把两个时钟分别接到：GCLK1 GCLK2/OE2，还是其他的I/O也可
|
|
|
|
地板#
发布于：2002-07-30 09:57
其他i/o口也行
|
|
|
|
地下室#
发布于：2002-07-30 10:11
还是接全局时钟比较好吧
是不是速度更有保证 |
|
|
|
5楼#
发布于：2002-07-30 10:35
双时钟最好不要用，不然你会后悔的。
|
|
|
6楼#
发布于：2002-07-30 10:52
不要吓我，我逻辑都快设计完了
双时钟有什么问题 请指明，谢谢！ |
|
|
|
7楼#
发布于：2002-07-30 11:01
最好将一个时钟在cpld内部进行相位延迟就可以得到第二个时钟。
|
|
|
8楼#
发布于：2002-07-30 11:29
1.接全局时钟可以提高运行速度
2.强烈不建议设计多时钟系统,除非无法避免. |
|
|
|
9楼#
发布于：2002-07-31 09:59
我也同意，双时钟系统很容易有问题
|
|
|