请教9050开发板遇到的三个问题

  我用9050＋flex10k20做开发，DS做驱动，在10k20里有FIFO，所有有关的信号均进行了连接，EEPROM配置正常，驱动加载正常，现在的问题

问题1：
是当写第二个内存配置空间时，写了几次以后就会电脑死机，而读的时候电脑马上死机了，用WINDRIVER操作现象一样，测试信号发现，每次写的时候WR#信号宽度大概为100ms左右，而读的时候出现的RD#信号为周期为75ns的信号，并且一直存在，看BLAST信号和RD#一样，cpld内部采用的逻辑和武安河书上9054的例子基本一致。请教高手这是什么原因？应该是硬件的原因吧？
问题2：
当我用双CLK的FIFO时，只要接上FIFO输入的数据信号（无论信号是否被锁存或只作输入），均会出现CPLD发烫的现象，换了单CLK FIFO后不再发烫。
问题3：
SOFTICE下用i ，o来对端口操作时，当9000时正常，地址为EE0010FF时提示错误？请问这是为什么？而武安河书上说可以在SOFRICE下先操作看硬件时序正确性的。

为什么没有人回答，