版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
硬件基础
>
DSP & PLD &FPGA
>
cyclone 中的FIFO的问题
回复
« 返回列表
zab
驱动小牛
注册日期
2001-07-04
最后登录
2008-01-10
粉丝
0
关注
0
积分
126分
威望
14点
贡献值
0点
好评度
12点
原创分
0分
专家分
0分
加关注
写私信
阅读:
1583
回复:
0
cyclone 中的FIFO的问题
楼主
#
更多
只看楼主
倒序阅读
发布于:2005-03-04 10:41
保存
设计中使用了FIFO(2048×16),写时钟80M,读时钟120M,想实现如下功能:当FIFO中的数据写到1024字时,开始读FIFO(此时仍在写入数据)。
可是仿真时发现读出的数据有时正确,有时错误;当修改了设计中某个和FIFO读写没有关系的逻辑时也会影响数据读出的正确性。
是不是cyclone中的fifo不支持同时读写啊?
喜欢
0
最新喜欢:
回复
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖,
登录
或者
注册
返回顶部
关闭
最新喜欢