阅读:1244回复:1
有个关于fpga xc2s30倍频问题请教
最近要做一个8倍频。看FPGA XC2S30资料上说,他有4个DLL,例子给的是一个2倍频和4倍频。我就用原理图方式,依葫芦画飘,用了3个DLL级联,做了一个8倍频。最后结果时序仿真时候没有能够通过。报错:不能自动放置DLL和BUFG。
我试过4倍频的,完全可以通过。8倍频的资源没有使用完,我的速率要求也不高,输入钟才10mbps。不知道问题出在哪里了。 哪位大虾做过类似的,或者精通于fpga的,请给予指点。十分感谢。如果有什么需要讨论的,我的QQ:3204081.msn:cheng_thomas@msn.com |
|
沙发#
发布于:2004-04-14 22:43
频率最大最小有限制
|
|