版块
论坛
喜欢
话题
应用
搜索
登录
注册
首页
>
硬件开发
>
硬件基础
>
DSP & PLD &FPGA
>
FIFO的问题
回复
« 返回列表
luoye
驱动牛犊
注册日期
2003-07-18
最后登录
2008-10-20
粉丝
0
关注
0
积分
3分
威望
5点
贡献值
0点
好评度
4点
原创分
0分
专家分
0分
加关注
写私信
阅读:
1256
回复:
1
FIFO的问题
楼主
#
更多
只看楼主
倒序阅读
发布于:2004-08-18 10:02
保存
用QUARTUS2.2的Megafunction Plug In加入一个8bytes * 8words的FIFO,时序仿真时,在Wrreq有效后的第7个Wrclk上升沿Wrfull就跳变为有效,而Wrfull跳变FIFO就不能再写数据了<此时没有读>,此时真正写到FIFO的数据是7个,而后不写了再读,只读出了7个,那不是总要丢掉一个数据吗? 请问怎么办?
喜欢
0
最新喜欢:
回复
jec017
驱动太牛
注册日期
2002-08-22
最后登录
2008-01-09
粉丝
0
关注
0
积分
91分
威望
10点
贡献值
0点
好评度
9点
原创分
0分
专家分
0分
加关注
写私信
沙发
#
发布于:2004-08-18 11:01
加入一个8bytes * 9words的FIFO。
回复
(0)
喜欢
(
0
)
发帖
回复
« 返回列表
普通帖
您需要登录后才可以回帖,
登录
或者
注册
返回顶部
关闭
最新喜欢