有谁可以解释一下在VHDL中三态和漏极开路两种电路的实现方式有何区别？ - Powered by phpwind

首页>硬件开发>硬件基础>电子技术基础>有谁可以解释一下在VHDL中三态和漏极开路两种电路的实现方式...

回复

« 返回列表

mustang 驱动小牛注册日期2002-05-17 最后登录2005-12-06 粉丝0 关注0 积分11分威望3点贡献值0点好评度0点原创分0分专家分0分加关注写私信	阅读：1592回复：2 有谁可以解释一下在VHDL中三态和漏极开路两种电路的实现方式有何区别？楼主^# 更多只看楼主倒序阅读发布于：2003-03-24 13:49 同标题，谢谢。
	喜欢0 最新喜欢：回复

wraithkings 驱动牛犊注册日期2003-03-27 最后登录2003-03-27 粉丝0 关注0 积分0分威望0点贡献值0点好评度0点原创分0分专家分0分加关注写私信	沙发^# 发布于：2003-03-27 23:16 VHDL中无法直接表示漏极开路，可以直接表示三态。请把你的问题再说的详细些。
	回复(0) 喜欢(0)

mustang 驱动小牛注册日期2002-05-17 最后登录2005-12-06 粉丝0 关注0 积分11分威望3点贡献值0点好评度0点原创分0分专家分0分加关注写私信	板凳^# 发布于：2003-03-28 12:43 其实是MAXPLUSII中的报错信息里提到的。我本来要写一个双向口的。
	回复(0) 喜欢(0)

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册