请教个简单的问题。wjt810907请进!

首先感谢wjt810907在我上一个帖子里的回复。那个帖子已经沉了，我就开个新贴。上个帖子里的问题已经解决了，抱歉没有及时来报告。休假了两个星期，回来就忘了。我现在有点感悟:对于slave fifo工作方式而言，因为固件简单，只要把寄存器设置好就不会有什么问题。关键在于external master。我接的是FPGA，所以问题都是出在有限状态机上。在我上个帖子里你提到你在调iso传输的时候出现多帧和丢帧的情况。我没调过iso传输，所以也不知道问题出在哪里。你有没有想过也许是FPGA写的问题。不知道你的这个问题解决了没。顺便问一下，为什么非要用iso传输呢，你的bulk传输不是工作的很好了么?

下面我来请教大家一个简单问题。我们的板子用的是68013A和FPGA连接。slave fifo工作方式，bulk传输。对于slave fio工作方式而言，文档说在68013A 工作之前外部的CLOCK信号必须已经存在ifclk pin上。也就是要求FPGA在68013A工作之前就开始提供CLOCK。我的想法是用上机位的应用软件通过68013A给FPGA一个reset信号，FPGA复位之后再给68013A一个硬件复位(也就是FPGA的一个pin与68013A的reset pin相连)。这样就可以保证在68013A工作之前FPGA就已经给它提供CLOCK信号了。这是我想法，不知道可行不可行。如果可行的话具体怎么操作呢。我只是负责调通板子，上机位的应用程序由别人负责。所以我不太懂上机位的编程。我觉得应该是应用软件上有个reset button，按下去后，通过68013A的一个pin把这个high信号传给FPGA，那FPGA就把这个high信号当成reset信号，在这个reset信号变为low之后，FPGA reset结束。然后FPGA再给68013A的reset pin一个有效信号，这样就可以把我的问题解决了吧。如果我的想法可行的话，我应该通过68013A的哪个pin给FPGA reset信号?通过PA3可以吗?上机位又该怎么做呢?

补充:用的driver是cyusb.sys.

自己顶一个先！

我是这样用的

在fx2上有两个信号en和reset,分别是使能和fpga的异步复位
在en后reset
顺便说一下，slave fifo用异步简单一些（我用异步）

你的方案太复杂了，呵呵。。。

这样slave fifo的clk就不必接了

老板要求用同步，我也没办法
问下你的reset信号通过什么管角给出的？又通过什么寄存器控制管角的？
你的iso传输调好了吗？

我想用FX2的WU2 \PA3作为输出来控制FPGA 的复位，但是不知道如何控制啊。我用的是56管脚的。

随便哪个io都行