jitter attenuation怎么翻译？

rt

你最好给出上下文，这样大家才能够给你一个满意的答复。

When operating as the primary master, the PLL provides jitter attenuation with a cut-off frequency of
1.25 Hz and a roll-off of 20dB per decade. When operating as the secondary master, the PLL is fast tracking.

我认为，应当是“抖动衰减”

同意 lz_mao的翻译，并摘抄一段文章供参考：

除了纯粹的模拟电路，通讯芯片中占绝对多数的数字电路或者数模混合的电路都离不开时钟。同步数字电路（synchronous circuit）中最常见的单元是寄存器，被用于芯片的各处。寄存器都需要时钟信号来触发。这就是说芯片的时钟信号需要被送到每一个需要的寄存器那儿。任何一个地方的时钟乱掉，芯片都会出错，甚至干脆就死掉。

芯片工作频率的提高对时钟信号提出了严格的要求。在谈到时钟信号好坏时，最重要的一个指标是看时钟信号的“抖动”（jitter）。对于完美的时钟信号来讲，“抖动”为零。然而芯片里所用到的时钟信号很容易受到噪声的干扰而产生jitter。对于一般的设计比较好的硅芯片而言，jitter可以控制在二十几甚至十几个皮秒。如果芯片工作在1GHz，时钟周期为1ns ，十几个皮秒的jitter是可以容忍的。然而要想让芯片工作到10GHz，时钟周期本身就只剩下100皮秒，十几个皮秒的jitter已足以让整个芯片死掉。

抖动消除