请教EPM7128S的问题（55分）

楼主^#

更多发布于：2004-07-07 11:55

我刚开始接触CPLD，看了EPM7128S的数据手册，有几点疑问想请教各位大侠，不胜感激。一定赠分：）

1.GCLK1和GCLK2如果接外部的时钟，外部晶振的频率可取多大？
2.GCLRn是一个清除信号，它的具体用处是什么？它可以作为EPM7128的复位信号吗？
3.OE1和OE2信号的作用是什么？
4.VCCINT和VCCIO有多个引脚，他们必须统一接+5V或+3.3V吗？一个VCCIO引脚是否分管几个IO引脚呢？

喜欢0

seabird0813 驱动牛犊注册日期2004-03-08 最后登录2016-01-09 粉丝0 关注0 积分10分威望1点贡献值0点好评度1点原创分0分专家分0分加关注写私信	沙发^# 发布于：2004-07-10 09:36 多谢大侠，分数奉上
	回复(0) 喜欢(0)

发帖回复

« 返回列表

您需要登录后才可以回帖，登录或者注册

返回顶部

请教EPM7128S的问题（55分）

最新喜欢：