|
阅读：3406回复：1
异步FIFO是三个什么原理，请指教各位高人： ======================== 那位高人有这方面的Verilog代码让我看看。 ========================== 请高人指教！我不胜感激！ Right here waiting! |
|
|
沙发#
发布于：2004-12-13 12:37
异步FIFO，指读写操作由RD、WR直接推动的FIFO，（当然CE要有效）。 它不需要受外部同步时钟的控制，所以说是异步的。而同步FIFO的内部操作（读和写）由给定的同步时钟（通常是上升沿）推动。异步FIFO多数情况下由CPU操作，速度相对慢一些；同步FIFO大多用在恒定数据流的处理中。
各厂商FPGA的开发工具里都有FIFO的宏，一般不需要自己编写代码，但要弄清楚输入/输出定义的含义，并对输入输出进行取舍。 |
|
|