使用的是cyclone系列中的EP1C6（内部有两个锁相环），
外部输入时钟是40M，我想使用一个锁相环倍频到80M，
另一个锁相环倍频到120M。
在block diagram中使用megwizard做了两个锁相环，
结果编译后报告只使用了一个锁相环。
我明明是用了两个啊？
还有一个问题：block diagram中有两个块使用了80M的时钟，
当使用锁相环输出的时钟时，有一个模块的时钟建立时间就
不满足要求了；而如果直接使用外部80M的时钟时，两个模块
时钟建立时间都没有问题。只是怎么回事？
