roppies的个人空间

访问量0

http://bbs3.driverdevelop.com/index.php?m=space&uid=1371

大家写verilog时都使用那些工具我开始时只用maxplus，现在打算用modelsim仿真，synplify综合，maxplus写片子，这样的配置怎么样

回复(3) 2002-10-14 15:52 来自版块 - DSP & PLD &FPGA

◆ ◆

: yeqiaoyu：这个配置是不错的．也可以用cadence verilog 工具来仿真．如果你用ｘｉｌｉｎｘ的ｆｐｇａ就用ｆｏｕｎｄｔｉｏｎ工具．(2002-10-16 14:42)

回复

: stroll：还可以．(2002-10-16 14:35)

回复

: atuhappy：没用过(2002-10-15 19:22)

回复

roppies

加关注写私信