jesnzhou的个人空间

访问量0

制作电子数字钟，由一个24进制带进位位计数器和两个60进制带进位位计数器组成电路原理图编译时出错。Node missing scour:clk检查接线没有错误的呀！望各位大虾指点。谢谢。在线等啊，帮忙啊，好心人！

回复(3) 2004-05-18 16:29 来自版块 - 板卡设计

◆ ◆

: jesnzhou：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity fenpin is port( clk: in std_logic; C,B,A: out std_...(2004-05-19 11:11)

回复

jesnzhou

加关注写私信