能否详细说明一下实现方式?最好是用AHDL。我用AHDL写了一个简单的双向管脚的程序,发现在时序仿真时,所有的双向管脚都分成了输入和输出两种,这怎么仿真啊?仿真时总是说信号冲突。
回复(7) 2004-05-13 22:10 来自版块 - DSP & PLD &FPGA
表情
Ymd1023 做个三态驱动,用读写控制IO方向。 (2004-05-24 10:56)
aying做双响引脚时,要用三态驱动它的输出: 如 我用DSP 读取CPLD REC_ADDR 端口: SUBDESIGN MY_PROJECT B_DATA[7..0] : BIDIR; ... VARIABLE IODATA[7..0] :...(2004-05-24 02:28)
jec017做个三态驱动,用读写控制IO方向。(2004-05-23 19:28)
aha_here也就是说实际上是分时单向,但使用者感觉就象双向(2004-05-18 17:22)
aha_here这个隐含的信号一般由READ/WRITE产生。(2004-05-18 17:18)
aha_here我认为双向是另外一个隐含的信号来控制输入与输出的。比如单片机的管脚,它有一个隐含的信号来控制的。(2004-05-18 17:15)
colinyou本人在gdf中实现过,双向管脚与D触发器和三态门连接时,就不会有冲突,有空交流,honesty9310@sina.com.cn(2004-05-14 09:49)

返回顶部