哪位用MAX7000系列的CPLD实现过双向管脚？

能否详细说明一下实现方式？最好是用AHDL。我用AHDL写了一个简单的双向管脚的程序，发现在时序仿真时，所有的双向管脚都分成了输入和输出两种，这怎么仿真啊？仿真时总是说信号冲突。

本人在gdf中实现过，双向管脚与D触发器和三态门连接时，就不会有冲突，有空交流，honesty9310@sina.com.cn

我认为双向是另外一个隐含的信号来控制输入与输出的。比如单片机的管脚，它有一个隐含的信号来控制的。

这个隐含的信号一般由READ/WRITE产生。

也就是说实际上是分时单向，但使用者感觉就象双向

做个三态驱动，用读写控制IO方向。

做双响引脚时,要用三态驱动它的输出:
如 我用DSP 读取CPLD REC_ADDR 端口:

SUBDESIGN MY_PROJECT
    B_DATA[7..0] :   BIDIR;
    ...
VARIABLE
    IODATA[7..0] :   TRI;
    ...
BEGIN
       IODATA[].IN=(...);
       IODATA[].OE=(B_A[]==REC_ADDR) & !DSP_IS & DSP_RW ;
       B_DATA[]=IODATA[].OUT;
       ...

 

做个三态驱动，用读写控制IO方向。