|
阅读：1567回复：12
我的也是一读Local端就死机,怎么办？
我用的是9054
一读Local端就死机，LHOLD和LHOLDA直接相连， 检测信号状态发现死机时LReady#有效，但是Blast#信号一直为低 这是怎么回事啊？？ CPLD中程序仿真是正确的，符合读写时许 |
|
最新喜欢： kiki_m...
|
|
沙发#
发布于：2003-06-12 13:28
我也曾经遇到过上述问题。用PLXMon先复位一下再进行测试。
|
|
|
板凳#
发布于：2003-06-12 13:58
我试过了，复位以后一样死机阿
一直想不通为什么Blast#会一直有效 Blast#是9054给本地段的控制信号阿，对于CPLD来说是输入信号阿 [编辑 - 6/12/03 by sandybull] |
|
|
地板#
发布于：2003-06-12 18:03
把LHOLD延时一个时钟给LHOLDA，试试！
|
|
|
地下室#
发布于：2003-06-13 13:46
请将你的9054的工作方式说一下，最好能够检查一下设计的与RDK电路一样吗？
|
|
|
5楼#
发布于：2003-06-13 15:01
主要是DSP+双口RAM+PCI9054,DSP往双口RAM中写入数据，每写完双口RAM的一半，就发中断给9054，9054读出数据，同时DSP像RAM的另外一半写入数据，这样循环进行。
设计和HDK差不多，只是多用了BTERM用来控制burst，其他的都差不多。 现在奇怪的是，双口RAM段读写信号为R/W#,9054段读写为LW/R#，刚好相反，我在CPLD用VHDL取反： R/W_<=LW/R_ ,可是现在察看状态，发现死机时，R/W#和LW/R#都是为低的。 救命啊！！！！ |
|
|
6楼#
发布于：2003-06-13 22:12
先检查你的LREADY信号。如果可以，检查LHOLDA，LHOLD信号是否正常，特别是死机前。如果是，则需要分析原因。
|
|
|
7楼#
发布于：2003-06-14 17:56
我将READY信号直接下拉了
刚测了一下，LHOLD信号不对，读写前后LHOLD都是低，（LHOLD和LHOLDA直接相连了），可是这个信号是由9054来控制的阿。 不知道怎么办 郁闷！！！！！！！！！！！！ |
|
|
8楼#
发布于：2003-06-15 18:32
首先，检查LHOLD和LHOLDA信号一定要用数字示波器或者逻辑分析仪，否则可能无法发现其变高的瞬间。请确认LHOLD信号未变曾高。
如果确实LHOLD未变高过，那么，就存在几种可能性： 1：LHOLD信号未焊接好或者9054信号特别是PCI侧信号未焊好。 2：9054配置软件有问题 请再次检查焊接和软件。 |
|
|
9楼#
发布于：2003-06-20 09:48
呵呵，不知道你选择的是什么模式，是否选择的正确。
|
|
|
|
10楼#
发布于：2003-06-20 10:38
现在倒是能够读写了
问题在于读数时读出的数不正确，这样也无法确定写数是否正确了 每次对同一地址的读出的数据都不一样 我用的是c模式，典型的PCI9054+CPLD+双口RAM结构 有可能会是什么原因哪？？？ 我只想到了以下几个方面： 1.空间映射不正确； 我这里设置LAS0BA中数值为：00000001， 应该没有问题的 2.存储芯片的设置有问题 我用的是双口RAM芯片，检查了半天也没有毛病 3.CPLD中逻辑有问题，无法满足读写时许要求 现在正在检查和修改 还有没有可能是别的地方的原因，有没有人遇到过这种情况的说 谢谢了！！ |
|
|
11楼#
发布于：2003-06-24 13:22
我做的是9054+cpld，我在cpld中做了几个寄存器，读到是对了，
但写老是不行，我看了databook从读写的时序图上感觉没什么区别， 也就是LW/R#的电平不一样嘛！ |
|
|
|
12楼#
发布于：2003-06-25 10:30
假定你的锁存器（你不会不写到锁存器吧？）逻辑无问题，那么请注意WCLK前后，数据一定要保持一段时间一以保证稳定写操作。
|
|