好人留步！跪求帮助。。。

制作电子数字钟，由一个24进制带进位位计数器和两个60进制带进位位计数器组成电路原理图编译时出错。Node missing scour:clk
检查接线没有错误的呀！
 
fenpin模块产生1Hz的脉冲，两个count60分别是分钟和秒的计数模块，count24是小时的计数模块。clr为清零信号，clk为时钟信号
望各位大虾指点。谢谢。

好心人帮助啊。在线等啊。
好人有好报。不胜感激，有留下mail和qq的更好！
谢谢！

[编辑 -  5/19/04 by  jesnzhou]