阅读:1905回复:3
请教在verilog hdl怎样用for循环生成多个相类似的块???
请教怎样用for循环生成多个相类似的块???
例如: module gen(input a,b ,input [7:0]c ,output[7:0]d ); endmodule module gen_n(input [10:0]u,v ,input ??? x //要怎样定义才能在后面的循环中用呢?我目的是要产生10个gen模块。那么x应该是10个8位组。 ,output ??? y //同x一样! ); genvar i; generate for(i=0;i<10; i=i+1) begin:gen_loop gen m1( .a(u),.b(v), .c(x), //这里又该怎样表示呢??? .d(y) //同上,该怎样表示??? ); end endgenerate endmodule |
|