ZHULUSHENG的个人空间

ZHULUSHENG： FPGAXC2S15不稳定，程序很简单，为什么？？

library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity XC2S15 is Port ( CP : IN STD... 全文

2004-06-03 09:20 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 任意整数分频

有没有任意整数分频的方法？？我用积分分频，但不太稳定。

2004-05-28 10:40 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： FPGA实现双向管脚？

我在VHDL中把I（15 DOWNTO 0）设置为INOUT，程序中我用I输入，I（0）输出，I（0）输出正确，输入I（15 DOWNTO 0），但是I（0）都为0，其他位都对，不知道为何？？？（I在不输入和不输出时为三态）XC2S15 + ISE6.1

2004-05-27 21:04 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： XC2S15,XC18V01的下载配置流程。

我采用JTAG模式，XC18V01与XC2S15的TMS、TCK并联，TDI接到XC18V01的TDI，XC18V01的TDO接到XC2S15的TDI。TDO接到XC2S15的TDO上。 首先我运行准备PROM文件，MCS格式，SAVE .CDF文件。 下载配置文件，选择... 全文

2004-05-20 15:22 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 对XC2S15直接写，JTAG，但显示失败？？？？

// *** BATCH CMD : Program -p 1 PROGRESS_START - Starting Operation.Validating chain...Boundary-scan chain validated successfully.\'1\&... 全文

2004-05-20 09:54 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： M0，M1，M2的设置？？

M0，M1，M2，当我用JTAG模式下载配置时，M0=1，M1=0，M2=1，START-UP CLOCK设置为JTAGCLK。M0，M2我是接5V串1K电阻，会不会把XC2S15烧坏。现在我对XC2S15进行编程时，到最后的时候显示失败。为何？？？XC2S15坏啦？？？

2004-05-20 09:34 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 帮我看看这个程序？？

CP2为1M的方波，SAVEBUFX3、SAVEBUFY、SAVEBUFX 为16位的SIGNAL； PROCESS(CP2) --X BEGIN IF CP2\' EVENT AND CP2=\'1\' TH... 全文

2004-05-18 11:51 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： FPGA XC2S50 综合时警告！！ Found 16_bit latch for signal <savebuf>,什么意思？？

SAVEBUF 是一个16位的信号，这个警告有什么后果吗？？

2004-05-18 09:27 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： FPGA EDITOR 是不是要花钱买？？

FPGA EDITOR

2004-05-08 17:45 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 那里有Synplify Pro 下载？？帮帮忙！！

那里有Synplify Pro 下载？？

2004-05-08 17:24 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： XILINX 的FPGA XC2S50和ISE6.1那位大哥用过，谈谈使用感受？？

FPGA XC2S50和ISE6.1那位大哥用过，谈谈使用感受？？

2004-05-08 17:14 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 帮我看看这个程序？（50分感谢）

CP为10M方波输入，PLUSEX为输出。程序本身没太多用途，但为何不行？？？ XC2S15 -5 TQ144 ISE 6entity XC2S151 is Port ( CP : IN STD_LOGIC ; --CLK CP5:OUT STD_LOGIC... 全文

2004-04-28 16:52 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： FPGA XC2S50 MAP时出现，不知是啥意思？

CP是我的输入方波。 Illegal LOC on IPAD symbol \"CP\" or BUFGP symbol \"CP_BUFGP\" (output signal=CP_BUFGP), IPAD-IBUFG should ... 全文

2004-04-27 10:57 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 难道FPGA（XC2S15）是假的？？

我在写程序时，出现ERROR “The idcode read MCS form the device does not match the idcode in the bsdl file.\" 为何？救救我？？

2004-04-22 16:21 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： ISE6 的JTAG下载配置？ 50分赠送！！

我现在只要把程序下载到XC2S15中，进行调试（不断电），还没有接XC18V01。 初始化时钟我设为JTAGCLK，配置文件生成后，用 GENERATE PROM，ACE，OR JTAG FILE 转换配置文件格式，生成配置图后保存。 使用IMPACT下栽配置文件，选择配置... 全文

2004-04-22 15:41 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： FPGA XC2S15 -6 TQ144

XILINX 的 FPGA XC2S15 -6 TQ144 不好买？？ 是不是XILINX在大陆的货不太多？

2004-04-06 16:56 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： ISE 6.1 的警告如何解释？

1，Signal <BUFX> is never used or assigned2，Found 16-bit latch for signal <BUFX1>.3， The following signals are missing in the pro... 全文

2004-04-03 14:17 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： CPLD和FPGA？

CPLD和FPGA是不是除了FPGA需要配置之外，使用都差不多？？谁说说差别？

2004-04-03 12:01 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 出现输出口没使用的警告，会不会影响效果？？

出现输出口没使用的警告，会不会影响效果？？

2004-04-03 11:59 来自版块 - DSP & PLD &FPGA

ZHULUSHENG： 那里有modelsim下栽？

那里有modelsim下栽？

2004-04-03 11:58 来自版块 - DSP & PLD &FPGA