-
我有一个图象数据文件（是在CCS5000下采集的），想在CCS2.0(C6000)下显示。导入到CCS2.0(C6000)之后，在CCS2.0里看图象就是乱七八糟。但是同样的操作，在5000环境下就能看。该图象数据文件为72行，每行224点的灰度图。
2004-05-19 11:34 来自版块 - DSP & PLD &FPGA
-
求教：PCB（采用表面铺铜）板上TMS320LF2407A的模拟地（我将模拟参考低电压输入VREFLO和VSSA连在一起了）和数字地是未连在一起的。但是焊上DSP之后，用万用表量，发现他们已经连在一起了。整块板我只焊了DSP和电源芯片。而且在焊DSP之前都检查过PCB板上DSP封... 全文
2004-05-12 18:37 来自版块 - DSP & PLD &FPGA
-
我正在设计一个系统中用到CPLD(max7000A系列)，想用cpld的io口直接去驱动LED指示灯.。我看了DSP的DSK板的原理图（TMS320C6713）一般好像是cpld的io外接LED然后再串接一个100多欧姆的电阻连到VCC上。这样是不是倒灌到CPLD的io口电流太大... 全文
2004-04-25 10:03 来自版块 - DSP & PLD &FPGA
-
我用VHDL编了个计数器，然后生成一个一个默认逻辑符号，然后在图形文件中调用它。可是，用VHDL所编的计数器其输出为16进制（如Q[7..0]）,而在图形文件里我只想用其中的几个输出脚就可以了，我将自己的输出脚引到Q[7..0]总线上，并在每个脚前面标上名称（如Q2之类的）。可编... 全文
2004-04-06 16:41 来自版块 - DSP & PLD &FPGA
-
我用的是TMS320C5402，想与16×1液晶模块连接，不知道该如何来连接，才能满足时序要求
2004-04-05 09:17 来自版块 - DSP & PLD &FPGA
-
我用的是闻亭的TDS510仿真器，并且所用DSP为TMS320VC5402。在上电之后，可以打开CCS5000。但是运行菜单GEL－>C5402_init时，下面出现两个框，一个是说初始化完成。而另一个则是软件初始化失败。下载程序会出现DSP memory 读写错误。
2004-03-29 14:55 来自版块 - DSP & PLD &FPGA
-
我在选TMS320C6000系列DSP时,发现GDP,例如TMS320C6711、TMS320C6713,核电压均为1.26V。本人想用一片双输出的电源芯片来解决系统供电问题。但是，发现许多双输出电源芯片只有3.3V和1.2V,不知如何是好？望高手指点。
2004-03-05 09:02 来自版块 - DSP & PLD &FPGA
-
我看了TMS320C6713的datasheet，但是在讲到其时钟发生器模块时，所给原理图中有两个电容和电阻值说要依据所选晶振来确定（Exact value for these components depend on choice of crystal）.我看了整个说明书也没讲... 全文
2004-02-25 10:48 来自版块 - DSP & PLD &FPGA
-
以下为我所编的计数器起始值为X1000，终值为X2000。编译没问题，但仿真的时候，输出波形有毛刺，不知是否是程序结构有问题？library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;enti... 全文
2003-12-31 15:55 来自版块 - DSP & PLD &FPGA
-
我需要设计一个实时图象采集卡，运用两个SRAM和一fpga作为图象采集控制部分，并且用DSP作为图象的处理部分。现在遇到的问题是FPGA在采集图象和DSP读图象数据无法同时进行（二者同时占用总线），听说可以采用乒乓结构，是不是需要把所有的地址数据接口都连到fpga上？请哪位高手赐... 全文
2003-12-28 09:46 来自版块 - DSP & PLD &FPGA
